SiPC 2021 | 华为谢耀辉：从数通应用看硅光的现在与未来

  ICC讯 (编辑：Anton)10月28日，在第四届中国硅光产业论坛上，华为数通产品线产品规划专家谢耀辉发表《从数据通信应用看硅光的昨天、今天与明天》演讲报告，从数据通信的诉求，讲述了硅光从现在规模上量的100G，持续耕耘的400G的产业状况，到以及对未来的后400G的走势与预判。

  谢耀辉博士表示，2019年第二届中国硅光产业论坛时，他曾希望硅光能在数据通信上达到更高的集成度，更少器件，能够规模上量，提升集成能力，并充分减少内耗。

  两年过去了，硅光究竟发展如何?

  首先，硅光的优势在于极大减少了辅助器件的数量，谢耀辉博士认为理想中的我们希望把硅光模块做成像芯片一样，但是从已经商用的100G 500m&2km模块发货量和Intel硅光发货量占比来看，硅光模块发货量仍未达到占主流的水平。目前硅光存在两大痛点：1.耦合插损大(光源、合分波、尾纤耦合)2.大功率CW DFB Laser。100GCWDM4硅光方案相比传统的DML方案从功耗到成本都没有优势。

  今年CIOE光博会上，各模块厂商几乎都有400G DR4的硅光方案，但方案都各不相同，这也造成了方案碎片化，且至今未量产上规模。谢耀辉博士拿目前400G的硅光、DML、EML三种方案做了对比，可以发现DML方案逐步成熟化，硅光方案面临挑战。

  未来，可插拔和芯片出光CPO将如何发展?

  今年OSFP MSA组织推出了OSFP-XD封装规范，让可插拔光模块支持的通道数由现在主流的4通道提升到16通道。这一规范可以让可插拔光模块往1.6T演进，延长了它的生命力。

  为什么说多路集成给硅光提供了机会窗?通过通道数和良率的曲线关系图可以看出，2lanes和4lanes表现稳定，而超过8lanes的集成，尤其是32lanes的良率下降非常明显。业界主流的传统可插拔模块为4lanes，随着多路要求的提高，传统可插拔模块力不能及，此时硅光是一个很好的切入点。

  随着路数的提升，光互连的带宽随之变大，比如100G 16路就是1.6T，200G 16路就是3.2T，这么大的带宽承载的数据如何保证可靠应用，这面临了很大的工程挑战。

  随后谢耀辉博士列举了英特尔芯片出光的方案，它把外置光源做成可插拔的，引入双光源备份，通过光源的池化和外置解决集成问题，但增加了链路耦合损耗。英特尔硅光方案将光源池备份，16路通道给了32路光源，可靠性提升，但是其复杂的工程工艺集成也造成成本上升。

  芯片出光的目的是实现低功耗，通过光引擎和主芯片的Die距离缩短降低内部功耗。目标使用MCM场景，多Die堆叠，25mm互连，实现链路最小功耗，功耗做到pJ/bit，但当前可插拔模块的功耗是25pJ/bit，挑战仍然很大，现在有一种解决方案即采用NPO，通过增加XSR+场景，芯片与芯片，OE互连，50mm互连，降低风险，但却丧失了一定功耗优势。

  谢耀辉博士判断，未来要实现芯片出光要到2025年左右，CPO大规模商用的前提条件要达到30%+的功耗优势和50%+的成本优势作为驱动力。随后进行了未来演进预判：4lanes还是使用非硅光，包括4*200G实现800G的方案;16lanes则是芯片出光发力的时候;8lanes可以使用非硅光或硅光，比如硅光也可以做到可插拔。

  最后谢耀辉博士总结到，400G可插拔模块主要是以4路为主的传统模块，800G可插拔模块用4路为主，8路为辅的传统模块。3.2T OE芯片出光以硅光为基础，发挥16路的规模集成优势。