Cadence推出56G长距PAM4 SerDes IP 采用台积电N7/N6制程技术

  ICC讯（编译：Aiur）  全球领先的电子设计自动化(EDA)提供商Cadence(铿腾电子)宣布，公司开始供应基于TSMC(台积电)N7和N6制程技术的56G长距离SerDes IP。IP可以支持诸如超大规模计算、云数据中心和光网络以及5G移动基础设施部署等多个应用。Cadence表示IP还可以应用于人工智能(AI)和机器学习领域。

  台积电设计基础设施管理事业部高级总监Suk Lee表示：“我们很高兴看到Cadence PAM4产品成功升级到56G，并扩展对TSMC N7/N6制程技术的支持。结合Cadence领先的边缘SerDes IP 和TSMC先进制程技术，可以帮助我们客户推动硅工艺在5G和超大规模数据中心领域的创新。”

  IP特点如下：

  使用Cadence 多速率DSP技术实现36-dB+插损；

  工业温度范围， CPRI 速率支持和每通道PLL，Cadence相信可以完美适用于5G应用；

  完全兼容符合IEEE标准规范；

  通过固件控制的自适应电源优化器进行可编程电源配置；

  通过基于DSP的可编程架构进行数据恢复，该架构针对既定范围实现最佳功率传输，并在损耗和噪声信道条件下恢复数据；

  通过扩展传输距离来拓展灵活性，Cadence相信它可使客户使用更低成本的PCB，并在PCB和系统设计上获得更大灵活性。

  Cadence IP部门产品市场高级总裁Rishi Chugh表示：“2019年，自基于TSMC 7nm技术，并经硅验证的112G-LR SerDes首次上市后，我们又进一步扩大了产品供应，包括PPA优化的56-LR在内，可以满足5G基础设施和AI/ML市场的连接需求。新型PAM4 56G-LR SerDes是基于Cadence可靠的多速率DSP技术。基于TSMC N7/N6制程的56G长距SerDes IP将加速100G/400G网络的采用和部署。”