住友电工在LDPC码系统中采用Stratix GX FPGAs

（光通讯咨询网消息）住友电气工业在它的低密度奇偶校验码（low-density parity-check LDPC）系统中采用Altera 的40-nm Stratix IV GX FPGA技术，以发展一个高速测量系统，为高速数字信号处理（DSP）验证前向纠错（FEC）码。 

        住友电工的LDPC码系统以应用为目标，如图像处理、下一代光存储、高清晰度（HD）数字视频广播，移动宽带通信和光网络。

       “Altera的Stratix IV GX FPGA为我们提供了一个具有经济效益的、单芯片解决方案，提供一流的性能和数据传输速度，使我们在LDPC码系统中实现了超过100Gbps的性能。”住友电工信息与通信实验室传输系统部的总经理助理Takashi Maehata,说：“如果没有采用Stratix IV GX FPGAs和速率高达8.5 Gbps的集成收发器，我们是不可能获得这一性能的。由于使用了Altera的Stratix IV GX FPGAs，我们的LDPC码达到了132 Gbps编码和24.48 - Gbps解码的系统吞吐量。” Stratix IV GX FPGA基于LDPC码系统，连接一个多千兆位模拟/数字转换器（ADC），并具有一个Nios II嵌入式处理器。该嵌入式处理器管理了一个TCP / IP协议书并使得LDPC编码器和解码器更加便利。