台积电慕尼黑设欧洲设计中心 加速汽车与AI芯片创新

  ICC讯  在荷兰阿姆斯特丹举行的2025欧洲技术研讨会上，台积电宣布将在德国慕尼黑建立欧洲设计中心，预计于2025年第三季度投入运营。这是台积电继台湾、美国、加拿大、中国大陆和日本之后设立的第十个设计中心。

  台积电表示，选择慕尼黑而非德累斯顿（其N16和N28制程晶圆厂所在地）的主要原因是慕尼黑更靠近欧洲客户。该设计中心将专注于汽车、工业应用、人工智能、电信和物联网等新兴领域的优化芯片设计，同时培育欧盟在汽车和非易失性存储器方面的专业能力，重点推进RRAM和MRAM技术创新，助力行业超越eFlash技术。

  在技术路线图方面，台积电更新了A14、A16、N2、N3等制程及3D硅堆叠和先进封装技术的最新进展。N2制程预计2025年下半年量产，256Mb SRAM平均良率已超90%，其第二年流片数量是N5同期的四倍。N2P制程相比N2在相同功耗下速度提升18%，相同速度下功耗降低36%，计划2026年下半年量产。

  关于3纳米制程，台积电表示N3将成为高产长效节点，截至2025年4月已完成70多次流片。N3P按计划于2024年第四季度进入量产阶段，其衍生产品包括面向客户端CPU的N3X、提升性价比的N3C以及用于ADAS和自动驾驶技术的N3A。N3A目前正在进行最终缺陷改进，预计2025年通过AEC-Q100 Grade 1认证。

  值得注意的是，台积电指出尽管整体汽车市场疲软，但自动驾驶领域正在加速采用N4/N3和N6RF等先进逻辑制程。此外，机器人技术将成为继AI之后的下一个前沿领域，推动对更先进硅芯片的需求。

  为应对这些高端应用，台积电还介绍了其在2024年12月旧金山IEDM会议上提出的互补场效应晶体管(CFET)设计。通过垂直堆叠nFET和pFET，CFET实现了近两倍的密度提升，其48纳米栅极间距的CFET反相器创下世界最小纪录。

  本文作者Nitin Dahad是《EE Times》总编辑，拥有电子工程背景，兼具工程师、记者和企业家多重身份，曾参与多家半导体公司创业及政府科技推广工作。