Credo发布3.2T BlueJay重定时器Chiplet

  ICC讯（编译：Nina）Credo推出3.2Tbps BlueJay重定时器小芯片（Chiplet），旨在支持64通道的56Gbps PAM4 LR DSP连接。BlueJay小芯片针对用于高级交换、高性能计算、人工智能 (AI) 和机器学习应用的多芯片模块 (Multi-chip-module，MCM) ASIC。

  Credo声称，这款重定时器小芯片使用超低功耗线束 (Bunch of Wires，BoW) 芯片到芯片接口，来与主机端的MCM片上系统 (System-on-chip，SoC) 内核通信。宽总线BoW接口针对高性能计算应用的TSMC CoWoS封装技术进行了优化。在线路侧方面，小芯片支持64通道的56G PAM4 LR SerDes，Credo称这使其能在各种系统级配置中顺利集成。Credo补充说，SerDes的设计使BlueJay小芯片能够以台积电的28纳米工艺制造。

  使用将SerDes移到片外的小芯片方法，可以释放多达30%的ASIC芯片面积，以用于其他功能，例如额外的计算、提高的交换性能和更深的路由表。Credo全球销售副总裁Michael Girvan Lampe表示：“集成小芯片使我们的客户能够以更高的性能加速ASIC设计，以支持高级交换、存储、高性能计算、人工智能、机器学习和服务提供商应用。这些数据密集型应用对下一代ASIC提出了广泛的架构要求。”

  650 Group创始人兼技术分析师Alan Weckel评论道：“网络和数据中心架构基础设施正从400Gbps过渡到800Gbps甚至更高，需要结合数字核心和模拟接口功能的更高性能、更低功耗的ASIC。然而，在单片ASIC组件中实现性能具有挑战性，因为模拟和数字处理节点以不同的速度发展。使用Credo重定时器小芯片的多芯片模块将模拟接口与数字核心ASIC分离，从而降低成本、降低风险并加快过渡周期。”