IBM要将1Tbit秒的光收发器集成于2mm见方芯片

　　光通信技术用于处理器芯片间及处理器内核间数据传输的可能性大为提高。这是因为美国IBM开发出了以CMOS技术将光收发回路和电路集成于1枚芯片的技术“CMOS Integrated Silicon Nanophotonics”。IBM此次还公布了该技术投入使用的目标时间。该公司称,将把该技术应用在定于2017～2018年开发的浮动小数点运算性能达1018FLOPS（Exa FLOPS）超级计算机（Exa机）处理器。

　　
                         IBM计划2017～2018年开发的新一代微处理器的图片。（图由IBM提供）
       如果得以实现，则除处理器内核内部之外的数据传输用布线便可以用光通信技术封装。这不仅对超级计算机，而且对多种电子设备的意义都很重大。

以WDM技术大幅削减布线数量

　　IBM认为，要实现运算性能为目前最快的超级计算机约1000倍的Exa机，处理器芯片间及处理器内核间的数据通信实现光化是不可避免的。“人类的大脑也因相当于处理器的灰白质和相当于通信网络的白质两者兼备才得以有效工作的。如果白质的数据传输速度低，那么好不容易得到的灰白质就不能发挥作用” （IBM硅整合纳米光子项目主管Yurii A. Vlasov）。IBM指出，不用电而使用光的最大原因在于：通过应用光通信领域的WDM（波分复用）技术能够大幅减少物理布线数量。 

　　IBM设想的Exa机的处理器是将集成于硅芯片上的处理器内核、存储器和光通信网络三维层叠,并用TSV（硅贯通电极）连接起来的（上图）。构成数据传输路径的基本要素技术，与现在数据中心等使用的单位通道10Gbit/秒的光通信网络没有太大差别（图1）。 

图1：将大容量光通信集成于1枚芯片 

（a）为IBM芯片上光通信网络的构成。处理器内核间的数据利用Si芯片上的光通信网络传输。（b～e）为将光通信的各功能集成在Si芯片上的实例。WDM相当于“高速公路的入口”。

　　然而，巨大的差异在于集成度要高出几个数量级。要将原来以100m为单位的光通信网络缩小到1mm左右，即原来的10万分之一左右的尺寸，并与驱动电路等所需电路一起集成于Si芯片上。

突破混载的最大难关

　　IBM从2006年前后就已开始利用CMOS工艺开发要素技术。比如：光的延迟回路、调制器、开关及以高感度高速工作的受光器等。此次的目标是用CMOS工艺将这些要素技术与电路混载（图2）。 

图2：可利用CMOS工艺制造各种光元件
图中所示为IBM开发的工艺概要。IBM称，光通信所需要的各种功能以标准CMOS工艺或对其加以部分调整实现。尤其是通过在源极/漏极激活前形成受光器，能够简化工艺并大幅缩小芯片面积。

　　最重要的一点是使受光器的形成在CMOS晶体管的源极/漏极激活，即烧结处理前完成。受光器是采用锗（Ge）的APD（avalanche photodetector）。原来由于Ge的融点比较低，仅为约937℃，只能在CMOS晶体管的源极/漏极激活后形成受光器。IBM通过改变Ge APD的制造方法等，使在源极/漏极激活前就能够形成Ge APD。

　　由此，“使用的掩模在光路和电路上几乎可通用，制造工艺本身得到了大幅简化”（IBM的Vlasov）。

课题是向量产技术的过渡

　　IBM采用此次的CMOS工艺，试制了发送端的驱动电路、调制器和WDM，以及接收端的WDM、受光器和增幅电路等各种集成于硅芯片上的元器件（图3）。电路的集成采用了130nm工艺技术，光路的集成部分采用了65nm工艺技术。 

图3：以单位通道0.5mm2的面积实现20Gbit/秒的收发元件
IBM最新的光电路混载芯片示例。（a）为光调制器与其驱动电路、WDM发送器集成于1枚芯片。（b）为WDM接收器、受光器及增幅电路集成于1枚芯片。收发元件合计面积为3.1mm2。单位通道以约0.5mm2的面积实现。

　　单位通道的传输速度为20Gbit/秒，单位通道的占用面积仅占整个光收发器的约0.5mm2。IBM称“占用面积为竞争对手的1/10以下”。IBM表示，现在的目标是进一步提高集成度，以实际4mm2左右的芯片面积实现相当于数据传输容量1Tbit/秒的光收发器。

　　剩下的课题是将开发的技术应用于量产工艺。IBM自信地表示：“在今后几年内实现当然并不容易，但迄今我们已解决了多种课题”（Vl asov ）。