安捷伦利用9O纳米CMOS工艺完成6.25Gbs SerDes核心验证

　安捷伦科技（Agilent Technologies）在90纳米的CMOS制程技术中完成第三代SerDes的核心验证。

　这个核心具备了模块式设计和低耗电量等特性，因此存储与网络设备制造商可以尽可能地在一颗ASIC芯片中嵌入许多SerDes信道（每个信道的操作速度最高可达6.25Gb/s）。

　安捷伦的ASIC解决方案是同时还提供深入的系统层级设计经验、正常供货的保证、以及对整个产品生命周期的支持。上述优点加上齐备的IP组合，将有助于快速整合通讯、视频、存储及运算等应用所需的高品质、高效能ASIC。

　在所执行的测试中，嵌入的SerDes  ASIC在室温、使用两个接头的情况下，信号透过FR4材料可以在不失真的情况下，传送长达76公分（30吋）的距离。90纳米的SerDes核心符合以太网络XAUI（Ethernet XAUI）规定，提供了：149.6 AC-Extest，可测试PCB上面两个IC之间的交流耦合连接、LC式振荡器有更佳的电源供应器噪声斥拒、决策回馈等化（Decision feedback equalization）、可利用BERT来测试芯片，以使信道达到最佳的状态、自动执行接收器DEF调谐、<10-17的低误码率，以及内建内建100欧姆的差动式终端等种种功能。

　安捷伦的嵌入式SerDes ASIC开发模型，为整个产品生命周期提供了完善的支持。它在定义系统层级结构的初期阶段纳入了测试能力，并可执行内电路制造测试、功能测试、系统设计与除错、以及现场诊断。透过这个模型，安捷伦将能协助设备制造商开发出更可靠、轻巧、简单且经济的高频宽网络与存储系统。

 ----------------光纤新闻网