联发科EDA工具导入AI 加速IC设计开发时程

 ICC讯  联发科技携手台大电资学院及至达科技的研究成果，日前入选国际积体电路设计自动化 (EDA) 工具研究领域最具影响力、历史最悠久的电子设计自动化会议 (ACM/IEEE Design Automation Conference, DAC)，将于七月于大会上发表，并为大会首届的宣传论文(Publicity paper)。论文提出多目标强化学习的芯片摆置设计法，弹性超越Google之前于Nature期刊发表的演算法，更适用于多目标如功耗、效能和面积的芯片设计最佳化，可能够在降低开发成本、缩短开发时间、提升芯片性能等方面发挥效用，该技术已商用在联发科技行动通讯的天玑(Dimensity)系列，也会广泛运用在其他产品线上。

  联发科技、台大电资学院及至达科技合作成果将于国际顶尖会议DAC发表

  EDA(Electronic Design Automation)工具是芯片设计规模增加与制程复杂度攀升之下不可或缺的工具，主要在把电路系统的复杂问题转换成数学或逻辑模型，再利用演算法解决问题。随着需求日益增加，EDA正逐渐迈向人工智慧新时代，全球知名企业早已纷纷投入大量资源进行研发，Google为此在Nature期刊发表的演算法甚至在内部发生受瞩目的路线之争，足见其受重视程度。联发科技与台大电资学院以及至达科技协同合作，发表《运用强化学习达到灵活的芯片摆置设计(Flexible Chip Placement via Reinforcement Learning)》论文，为人工智慧结合EDA技术开启了新篇章。把AI技术应用在IC设计上，可最佳化解决方案，超越以人工方式达到功率、性能和面积的效益，大幅缩短IC设计时程，带动EDA向智慧化发展。

  联发科技芯片设计研发本部群资深副总经理蔡守仁表示，联发科技追求技术领先，光去年就投入960亿元台币于前瞻技术研发，并长期与国际顶尖大学及学者合作投入前瞻领域研究。联发科技跨足尖端技术，也因此在既有的EDA工具外，选择运用AI辅助特定环节的芯片设计，帮助设计人员提高效率并自动执行最佳化任务，让智慧化的EDA工具变成工程师的好助手。此次自研的方法让联发科技天玑(Dimensity)系列产品在功率、性能、芯片面积及时程PPAS (Power/Performance/Area/Schedule) 等指标条件达到比传统方式更好的成果，也推动AI的研究及应用在IC设计上更为普及。

  此次联发科技携手合作伙伴，提出用于先进制程，且融合 AI 和传统 EDA的纯无人芯片摆置方案，能按照电路设计者的偏好自动设计出相对应的电路，颠覆过往必须由设计者手动适应 EDA工具的流程，释放设计者更多的创作力，将 EDA 工具的潜力往前推进一大步。

  本次成果除了合作伙伴的参与外，联发科技及其集团辖下的前瞻技术研究单位联发创新基地(MediaTek Research)在基础与应用研究并重之下，持续探索AI运用突破与创新机会，打入国际级研究领域行列。计算机协会(ACM)暨电机电子工程师学会(IEEE)合办的电子设计自动化会议是电子设计自动化領域最顶尖的国际研讨会，今年已迈入第 59 届，是芯片系统设计领域最重要的年会。每一篇投稿的论文，都需经过非常严谨的审查程序，具有广泛而深远的国际影响力，论文平均接受率仅约两成出头，今年获选大会首届的宣传论文低于5%，而联发科技在过去五年即有九篇论文入选，是台湾惟一有论文获选在DAC发表的企业。