ClariPhy 于OFCNFOEC 2009推出采用MLSE技术的10Gbps CDR

单芯片CMOS CDR为10G EDC开启新的里程碑

         ClariPhy公司在OFC/NFOEC 2009上宣布推出带有最大可能序列估计（MLSE）的10Gbps时钟和数据恢复（CDR）集成电路（IC），型号为CL1012。

10Gbps CDR是一款全数字单芯片CMOS IC，其新功率和新性能将为光纤通讯网络内部修复——电子色散补偿（EDC）开启一座新的里程碑。

这款CL1012 CDR采用65 nm CMOS工艺，以及10×10 mm2 flip chip BGA封装，运行速率从9.9 到11.4 Gb/s，容忍±4,000 ps/nm的CD，差分群延迟为100 ps。CL1012主要应用包括300 pin MSA转发器和XFP收发器。

MLSE又被称为最大似然序列检测，是理论上最优的EDC架构之一，该理论通过评估一个接收数据的样本序列，来判断最有可能的发射序列。MLSE通常被用在低速通讯领域，如硬盘驱动和声带调制。

目前只有专门研制高速通信IC的无晶圆半导体设计公司ClariPhy将MLSE技术应用到10Gbps速率的CMOS芯片中，因此，在融合了CMOS的低成本和功率优势的同时，也获得了最高性能。

　　 “受到带宽需求加速增长的驱动，运营商将在牢牢控制成本的前提下，不得不从已铺设光纤网络中挤出更多的容量。”Ovum副总裁Daryl Inniss表示，MLSE被认为是一种极有价值的新兴EDC技术，加上低功耗和低成本的优势，非常有潜力在电信领域大展身手。

(信息来源：光电新闻网）