CPO崭露头角 谁与争锋

  ICC讯 NV在GTC 2025发布会上的一则消息，让全球光通信行业彻底沸腾——CPO(共封装光学)技术正式迈入规模化商用阶段。据了解，博通的CPO也已接近量产。这个曾被贴上“未来概念”标签的技术，如今用实打实的性能突破宣告：属于CPO的时代真的来了！

  当CPO撕掉“期货”标签

  过去几年，CPO就像行业里的“狼来了”故事——人人都说它重要，但始终卡在实验室和量产之间的断层带。直到NV亮出搭载CPO技术的下一代AI芯片组，微软、谷歌等巨头公布CPO数据中心部署计划，业界才猛然惊醒：这次不再是技术演示，而是真刀真枪的商业化冲锋。

  相比传统可插拔方案，CPO的优势堪称“碾压级”：功耗直降、延迟缩短、带宽密度增加，更关键的是，它让光引擎与计算芯片的“贴身共舞”成为可能。当光引擎与GPU的距离足够短，信号完整度得到保障。预示着，这已不是简单的技术迭代，而是底层架构的彻底重构。

  传统玩家短板：PIC和EIC一体化设计困局

  面对CPO浪潮，传统厂商焦虑可见。想要实现光电协同，必须跨过PIC设计和EIC设计，以及3D合封这些技术大山。现实很残酷：全球能玩转EIC设计的企业屈指可数，目前仅有如NV、博通、马维尔等少数企业。

  破局三难：传统厂商面临思考

  时间不多了，想要不掉队，传统企业至少要闯过三道关卡：

  1. 芯片联盟之战

  PIC与EIC联合设计已是必选项。但头部芯片企业更倾向“强强联合”，非一线厂商拿什么打动“技术寡头”?没有大体量订单的加持，难于打动人“芯”。

  2. Serdes接口的“黑匣子”

  想要定制substrate(封装基板)，必须拿到芯片厂商的Serdes(串行解串器)接口协议及能力。这如同让芯片企业交出“保险箱密码”。

  3. 3D封装的工艺天堑

  即便凑齐PIC和EIC，要把两者像“乐高积木”一样精准的进行3D堆叠，仍需攻克键合、散热、应力控制等工艺难题。

  写在最后：没有永恒的护城河

  回望光通信史，每一次封装革命都伴随着王座更迭。CPO带来的不仅是技术颠覆，更是产业链价值的重新分配——当光引擎被“封装”进计算芯片，模块企业的核心竞争力必然从“封装工艺”向“芯片协同”迁移。

  未来活得好的企业预计有两类——要么成为芯片巨头的“手脚”，要么自己长出“芯片大脑”。