Cadence持續投資　AI功能全面滲透IC設計流程

  ICC讯 益华电脑(Cadence)近年来一直将人工智慧(AI)技术视为EDA工具未来的重点发展方向，陆续在自家的工具中添加了越来越多基于AI技术实作的功能。如今，这些努力已获得客户的认同，并且被应用在产品开发流程中。Cadence近日宣布，其Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)已被客户运用于其新产品的量产计划。Cerebrus提供自动化和扩展数位晶片设计能力，能为客户优化功耗、效能和面积(PPA)，以及提高工程生产力，因而获得客户的青睐。另一方面，在晶片设计验证/签核方面，Cadence的工具也开始内建越来越多AI功能，以提高工程师的生产力。

  Cadence Cerebrus拥有独特的强化学习引擎，可自动优化软体工具和晶片设计选项，提供更好的PPA，进而大幅减少工程端的负荷和整体流片时间。例如，Cadence Cerebrus 布局优化功能，使客户能够拥有超越常人的设计潜力，进而缩小晶片尺寸。因此，Cadence Cerebrus与完整的Cadence数位产品线相结合，藉由业界最先进从合成、设计实现到签核的完整数位全流程，提供了突破性的工程设计优势。

  Cadence资深副总裁暨数位与签核事业群总经理滕晋庆表示，该公司一直在寻找新的方法来帮助其客户提高生产力，而Cadence Cerebrus的AI功能可减少耗时的手动作业，使工程师能专注于更重要的专案。在Cadence推出Cerebrus后的一年内，就显着地看到我们的客户快速採用并开始实现产品的全部潜力。如联发科技和瑞萨电子(Renesas)都因为採用Cerebrus，获得PPA改善和生产力提升的效益，因此他们现在已经在量产计画中广泛採用了该工具。

  联发科技硅产品开发部门资深副总经理谢有庆就指出，提供最佳的PPA一直是联发科技追求的目标。在SoC模块设计上，以AI技术为核心的Cerebrus布局规划优化功能.可将该模块晶片的面积缩小5%，并将功耗降低6%以上。在获得生产力提升、PPA更加优化且更易于整合到联发科技CAD流程等全面优势之后，我们选择採用Cadence Cerebrus方案于我们的量产流程中。

  专门为汽车、工业、物联网等应用提供微控制器(MCU)、类比和电源方案的瑞萨电子，也因为导入Cerebrus获得PPA改善，生产力提升的效益。瑞萨电子公司共享研发EDA部门的副总裁Toshinori Inoshita表示，该公司需要能够改进各种节点和设计类型PPA的自动化方法，藉由採用并优化Cadence Cerebrus，满足我们所有特别的设计需求，并取得了许多显着的设计成果。在先进製程CPU设计中，我们体验到了更好的性能，在总体负时序裕量(TNS)提高了75%。此外，Cerebrus大幅降低了关键MCU设计的洩漏功率，让我们进一步提高性能和生产力，并缩短流片时间。

  除了传统IC设计流程外，Cadence在设计验证/签核工具方面，也持续添加更多AI功能。在Cerebrus的基础上，Cadence近日发表了Optimality智慧系统引擎(Intelligent System Explorer)，可实现电子系统的多学科分析和优化(MDAO)。利用类似 Cadence Cerebrus 中的AI 技术产生突破性的结果，Optimality Explorer 提供的优化设计比传统手动方法平均快 10 倍，更在某些设计上实现了高达 100 倍的加速。Optimality Explorer迎向市场推出业界首创的产品，一个AI驱动、实现MDAO的In-design多物理场系统分析解决方案，进一步扩展了Cadence的系统分析领先地位。

  Cadence 3D电磁(EM)分析的Clarity 3D求解器，与SI和PI分析的Sigrity X 技术是首批採用Optimality Explorer的产品。随着 Optimality Explorer的推出，Clarity和Sigrity X求解器能够协助设计团队探索整个设计空间，并快速有效地优化设计。