Microchip推出业界首个太比特级安全以太网PHY系列

  ICC讯（编译：Nina）上周一(2022年9月19日)--混合工作和网络地理分布的增长刺激了对网络基础设施增加带宽和安全性的需求，而这正在重新定义无边界网络。根据650 Group的数据，在AI/ML应用的引领下，400G(每秒千兆位)和800G的总端口带宽预计将以每年超过50%的速度增长。这种显著的增长正在扩展到112G PAM4连接的过渡，不再只是云数据中心和电信服务提供商的交换机和路由器，而是企业以太网交换平台。

  为了应对这种市场变化，Microchip Technology Inc.(纳斯达克:MCHP)(“Microchip”)推出新的META-DX2+ PHY系列--META-DX2以太网PHY(物理层)组合。这是业界首个集成1.6T(每秒太比特)线速端到端加密和端口聚合的解决方案，为企业以太网交换机、安全设备、云互连路由器和光传输系统在向112G PAM4连接过渡时保持最紧凑的占用空间。

  Microchip通信业务部公司副总裁Babak Samimi表示：“四个新META-DX2+以太网PHY的推出表明我们致力于支持行业过渡到由我们的META-DX重定时器和PHY产品组合提供支持的112G PAM4连接。结合我们的META-DX2L重定时器，我们现在提供完整的芯片组，可满足从重定时、变速箱到高级PHY功能的所有连接需求。通过提供硬件和软件空间兼容性，我们的客户可以在其企业、数据中心和服务提供商交换和路由系统中利用架构设计，从而提供包括端到端安全性、多速率端口聚合和通过软件订阅模型的精确时间戳等按需付费的高级功能。”

  META-DX2+的可配置1.6T数据路径架构，在其独特的ShiftIO功能支持下，使其总齿轮箱容量和无中断2:1保护开关多路复用器模式比紧随其后的竞争对手高出2倍。灵活的XpandIO端口聚合功能在支持低速率流量时优化了路由器/交换机端口的利用率。此外，这些设备还包括IEEE 1588类C/D精确时间协议(PTP)，支持5G和企业业务关键服务所需的精确纳秒时间戳。通过提供一系列与封装兼容的重定时器和具有加密选项的高级PHY，Microchip使开发人员能够扩展他们的设计，以基于通用电路板设计和软件开发套件(SDK)添加MACsec和IPsec。

  META-DX2+的差异化功能包括：

  - 2个800GbE、4个400GbE和16个100/50/25/10/1GbE MAC/PHY集成1.6T MACsec/IPsec引擎，可从数据包处理器中卸载加密，因此系统可以更轻松地扩展到更高带宽并提供端到端安全性;
  - 与需要两个设备来提供相同的1.6T变速箱和无中断2:1多路复用器模式的竞争解决方案相比，节省超过20%的电路板;
  - XpandIO支持通过高速以太网接口对低速以太网客户端进行端口聚合，针对企业平台进行了优化;
  - ShiftIO功能与高度可配置的集成交叉点相结合，可实现外部交换机、处理器和光学器件之间的灵活连接;
  - 具有48或32个支持长距离(LR)的112G PAM4 SerDes的设备变体，包括优化功率与性能的可编程性;
  - 支持AI/ML应用的以太网、OTN、光纤通道和专有数据速率。

  650 Group创始人兼技术分析师Alan Weckel表示：“随着行业向高密度路由器和交换机的112G PAM4串行生态系统过渡，线速加密和端口容量的有效使用变得越来越重要。Microchip的META-DX2+系列将在支持MACsec和IPsec加密、通过端口聚合优化端口容量以及灵活地将路由/交换芯片连接到多速率400G和800G光学器件方面发挥重要作用。”

  与META-DX2L重定时器一样，新系列META-DX2+ PHY可与Microchip的PolarFire FPGA、ZL30632高性能PLL、振荡器、稳压器和其他已作为系统预先验证的组件一起使用，以提供帮助加快设计投入生产。

  META-DX2+系列预计将于2022年第四季度提供样品。

  原文：Microchip Unveils Industry’s First Terabit-Scale Secure Ethernet PHY Family with Port Aggregation for Enterprise and Cloud Interconnect | Microchip Technology | https://www.microchip.com/en-us/about/news-releases/products/microchip-unveils-industry-s-first-terabit-scale-secure-ethernet