CIOE观察｜芯联集成：AI 算力互连需求爆发，全链路技术平台打开光电芯片破局新思路

      ICC讯 作为光电行业的年度风向标，今年的CIOE中国光博会把AI算力光互连、高速光模块、先进光电集成推到行业讨论的中心，产业链上下游齐聚于此，共同研判算力光互联的发展路径与现实挑战。ICC 讯石在展会现场注意到，专业半导体制造商芯联集成首次登上 CIOE 舞台，带来全流程光电芯片及异质集成技术平台，展出面向高速光模块、NPO/CPO、AI 集群互联的整套晶圆制造解决方案。在高速光电芯片供给紧张的行业大背景下，这套覆盖多技术路线的工艺平台能力，为国内产业化解产能与工艺难题提供新的观察样本。

      算力驱动产业迭代，高速光电芯片面临产能与工艺双重考验

      AI 算力浪潮正在自上而下拉动整个光通信产业链迭代。超大规模大模型训练、算力集群持续扩建，重构数据中心内部光互连架构，直接带动 400G、800G、1.6T 高速光模块的部署节奏加快，3.2T 产品也进入预研阶段。随着速率不断走高，传统分立封装方案的局限性越来越突出，信号损耗、功耗、体积等问题逐步成为性能天花板，NPO、CPO 等光电共封装技术由此成为下一代算力网络的核心演进方向，其中 NPO 兼顾现有产业链生态，工程落地难度更低，有望率先迎来规模化部署。

      高速光模块与光电共封装技术大规模落地，向上游传导出一个十分现实的命题：AI 算力互连对底层核心光电芯片产生巨大且迫切的市场需求。更高带宽、更低功耗、更高集成度的芯片，是光模块迭代与 NPO/CPO 落地的基础，海量订单同时对半导体供应链的产能供给、工艺多样性、稳定量产能力提出更高标准。

      反观国内产业现状，高端高速光电芯片依旧面临多重现实痛点：有效产能供给不足、多材料体系工艺壁垒高、不少代工平台技术路线相对单一。光电芯片涉及光波导、激光器、调制器、放大器等不同器件，材料体系繁杂，如果光模块厂商选择自建全套产线，将面临巨额资本投入、漫长研发周期以及较高技术失败风险，很难跟上 AI 市场快速爆发的节奏。不同速率、不同应用场景，对晶圆尺寸、工艺节点、集成方案的要求各不相同，市场迫切呼唤具备全链路、多工艺、规模化量产能力的代工平台，承接多元化、大批量的芯片制造诉求。这也是本次光博会上行业嘉宾反复探讨的话题。

      全链路多技术布局，代工平台赋能客户打造差异化竞争力

      面对产业供需错配，芯联集成把业务重点投向 AI 算力互连高速光电芯片代工赛道，打造覆盖光芯片、电芯片、异质集成及 TSV、光开关的完整技术平台，贴合当前行业演进大趋势，也有望缓解国内高速光电芯片产能瓶颈。作为国内为数不多端到端光互连代工平台，公司拥有12英寸+8英寸+6英寸全尺寸产线，搭配国内领先MEMS制造产能，再叠加EDA协同、FOT底层工艺平台，支撑客户从研发到量产的全流程落地。

      从技术布局来看，芯联集成采取多路线并行策略，构建起光芯片、电芯片、先进异质集成、MEMS 光开关的完整技术矩阵，充分响应下游客户的差异化诉求。光芯片端，12英寸Si/SiN 光波导与GeSi探测器平台，完成90nm55nm40nm 多节点覆盖；光源上布局VCSEL、InP 激光器以及MicroLED新型光源，同时储备TFLN调制器工艺。客户可以根据传输距离、速率指标、成本目标自由选择工艺路径，不必独自承担多线研发的高昂代价。

      电芯片方面，依托12英寸 SiGe平台开发跨阻放大器、激光驱动器，面向高速光模块发射、接收链路。通过光电协同设计，在同一工艺体系内完成接口匹配、寄生参数优化，减少芯片互连环节的带宽损失，把芯片本身性能完整释放到模块层面，满足800G1.6T3.2T高速光模块严苛指标。面向NPO/CPO，其12英寸TSV、Hybrid Bonding、TCB晶圆级堆叠工艺，能够缩短信号路径、降低功耗，解决传统引线键合带来的性能短板。而MEMS OCS光开关芯片已完成全流程验证进入小批量试制，针对AI集群全光交换场景，规避反复光电转换带来的高功耗、高延时问题。

      在ICC讯石看来，芯联集成这套全面铺开的技术布局，背后是对市场真实需求的深度理解。不同于只聚焦单一工艺路线的代工企业，全链路平台最大价值，是给下游光通信企业提供差异化、低成本、多工艺的制造选项。光模块厂商不必被固定工艺路线束缚，可以基于自身产品定位做取舍，打造有差异化竞争力的产品；借助平台的 EDA 与底层工艺积累，还能压缩研发迭代周期，加速新产品推向市场。

      CIOE 现场的亮相只是一个开始。AI 算力带来的高速光电芯片需求还将持续释放，产能与工艺依旧是绕不开的产业命题。芯联集成以全链路技术平台为抓手，推动国内光电芯片产业协同发展，或将成为加速算力基础设施自主可控的重要路径。