台积电发表4、3纳米制程进展/3DFabric方案

  ICC讯 日前台积公司首度举办线上技术论坛及开放创新平台(Open Innovation Platform, OIP)生态系统论坛，会中展示先进逻辑技术、特殊技术、三维积体电路(3DIC)系统整合解决方案、以及其设计实现生态系统的最新发展。新冠肺炎疫情期间，台积公司采用线上论坛，与客户及生态系统伙伴们维持连系，共计超过 5,000位注册参与者。

日前台积公司首度举办线上技术论坛及开放创新平台生态系统论坛图片来源：台积电

  台积公司总裁魏哲家表示，全球社会面临严峻考验的时刻，人们仰赖科技来彼此沟通、互相打气，客户的创新设计让整个世界变得更加智慧化、更具连结性，台积公司致力于以最先进的逻辑技术、连结实体与数位世界的特殊制程组合、先进封装技术、以及完备的系统整合解决方案来协助客户释放创新。

  论坛焦点包括：

  N5技术今年已进入量产，随着产能持续拉升，良率提升的速度亦较前一世代快速。相较于前一世代的N7技术，N5速度增快15%、功耗降低30%、逻辑密度增加达80%。奠基于N5技术，台积公司预计于2021年量产加强版的N5P制程，速度可再增快 5%，功耗再降低10%。

  此外，台积公司揭示了5纳米家族的最新成员——N4制程，N4进一步提升效能、功耗、以及密度来满足多样化产品的需求，除了减少光罩层来简化制程，N4可借助5纳米的设计生态系统，顺利从N5升级，并预计于2021年第四季开始试产，2022年进入量产。

  展望下一世代技术，台积公司N3制程开发进度符合预期，将成为全球先进的逻辑技术。相较于N5技术，N3速度增快15%，功耗降低达30%，逻辑密度增加达70%。随着半导体架构的创新，台积公司从5纳米往前推进了一个世代的制程。

  此外，N12e制程已进入试产阶段，能够提供强大的运算效能与优异的功耗效 率，支援人工智慧边缘运算应用。N12e将台积公司的FinFET电晶体技术导入边缘装置，藉由强化的超低漏电装置与静态随机存取记忆体。相较于前一世代的22ULL技术，N12e的逻辑密度增加超过1.75倍，效能提升约1.5倍，功耗减少一半。做为12FFC+制程的加强版，N12e合应用于支援人工智慧的物联网装置，提供强大的功能执行力，例如，理解自然语言或影像分类，同时提升功耗效率。N12e也能够支援用电池供电的强大人工智慧物联网装置。

  台积公司亦推出3DFabric，整合三维积体电路系统解决方案，透过稳固的晶片互连打造出良好的系统。藉由不同的选项进行前段晶片堆叠与后段封装，3DFabric协助客户将多个逻辑晶片连结在一起，并串联高频宽记忆体(HBM)，或异质小晶片，例如类比、输入/输出、以及射频模组。3DFabric能够结合后段3D与前段3D技术的解决方案，提供系统整合中的乘数效应。同时，3DFabric能与电晶体微缩互补，持续提升系统效能与功能性，缩小尺寸外观，并且加快 产品上市时程。3DFabric包含台积公司的系统整合晶片(TSMC-SoICTM)技术、CoWoS技术、以及整合型扇出(InFO)技术。