Marvell展示业界领先的3nm PCIe Gen 7连接技术

  ICC讯  美国加利福尼亚州圣克拉拉- OCP全球峰会 - 2024年10月15日至17日，在圣何塞会议中心举行的OCP全球峰会上，数据基础设施半导体解决方案领导者Marvell Technology, Inc.（纳斯达克：MRVL）展示了其业界领先的3nm PCIe Gen 7连接技术。

  PCIe Gen 7使数据传输速度翻倍，支持加速服务器平台、通用服务器、CXL系统和分解式基础设施内部计算架构的持续扩展。基于广泛部署的PAM4技术和利用其业界领先的加速基础设施硅平台，Marvell开发了业内最全面的互连产品组合，解决了AI数据中心内所有高带宽光通信和铜缆连接问题。这一创新的产品组合使云数据中心运营商能够针对特定架构和工作负载优化其基础设施，以满足人工智能的指数级需求。

  早在十多年前，Marvell就开创了PAM4技术，并在PAM4互连出货量方面处于行业领先地位。如今，数据中心后端和前端网络中使用的大多数光互连都是基于PAM4技术。与基于NRZ调制的PCIe Gen 5相比，PCIe Gen 6和Gen 7需要使用PAM4调制。通过最近发布的PCIe Gen 6重定时器以及此次PCIe Gen 7演示，Marvell将其基于PAM4的光互连和铜缆互连产品组合从以太网和InfiniBand扩展到了铜缆和光PCIe、CXL以及专有计算结构链路。

  处理器和加速器性能的提高加上AI集群规模的增长，促使对更大带宽速度和容量的需求增加。PCIe Gen 7将使得处理器之间可以交换更多的数据量，从而减少训练或推理所需的成本、时间和能源。PCIe是CPU、GPU、AI加速器及其他服务器组件之间的服务器系统内连接的行业标准。AI模型每六个月就会使计算需求翻一番，现在已经成为PCIe路线图的主要驱动力，而PCIe Gen 7正成为必要条件。

  Marvell连接业务部门产品营销副总裁Venu Balasubramonian表示：“AI工作负载正在推动服务器互连的发展，我们的PCIe Gen 7技术旨在满足下一代AI数据中心的性能和可扩展性需求。我们在先进工艺节点上的PAM4 SerDes技术领域的领导地位使我们能够提供卓越的性能、低延迟以及行业领先的性能、功耗和延迟，为加速基础设施提供了关键基础。”

  PCIe Gen 7每通道运行速率为128GT/s，支持AI和ML工作负载跨越计算架构进行扩展。它提供了高性能、低延迟和能效，这是驱动下一代AI集群、高性能计算（HPC）系统和云数据中心所必需的。

  Marvell PCIe Gen 7 SerDes设计采用了3nm制造技术，能够在提供更优的传输距离和链路裕度的同时降低功耗，这对于新兴的AI超级集群至关重要。SerDes和平行互连是芯片间高速数据交换的路径。超大规模数据中心的机架可以包含数万个SerDes链路。

  增长PAM4领导地位

  借助其PAM4 SerDes技术的领导地位及其全面的数据基础设施IP，Marvell创建了一个最先进的连接平台，使领先的云数据中心运营商能够根据其独特的架构和工作负载优化基础设施。2023年，Marvell推出了业界首款1.6T PAM4 DSP Marvell® Nova DSP。Marvell还引入了集成PAM4 DSP（Marvell® Perseus）以及针对效率优化的DSP（Marvell® Spica Gen2-T），以服务于日益广泛的云数据中心链路类型和用例。PAM4技术也是针对有源电缆（AEC）应用进行优化的Marvell®Alaska®A DSP芯片的基础。

  Marvell参加2024年OCP全球峰会

  请于2024年10月15日至17日在美国加利福尼亚州圣何塞举行的OCP全球峰会上访问Marvell的B1展位。

  原文：Marvell Demonstrates Industry-Leading 3nm PCIe Gen 7 Connectivity for Accelerated Infrastructure at OCP 2024

  https://www.marvell.com/company/newsroom/marvell-demonstrates-industry-leading-3nm-pcie-gen7-connectivity-for-accelerated-infrastructure-at-ocp-2024.html